49085

AOpen AX4B-533N Seite 95

95
Zoom out
Zoom in
Vorherige Seite
1/109
Nächste Seite
95
A
A
X
X
4
4
B
B
-
-
5
5
3
3
3
3
/
/
A
A
X
X
4
4
B
B
-
-
5
5
3
3
3
3
N
N
O
O
n
n
l
l
i
i
n
n
e
e
M
M
a
a
n
n
u
u
a
a
l
l
I
I
E
E
E
E
E
E
1
1
3
3
9
9
4
4
IEEE 1394 is a low-cost digital interface originated by Apple Computer as a desktop LAN and developed by the IEEE 1394
working group. The IEEE 1394 can transport data at 100, 200 or 400 Mbps. One of the solutions to connect digital television
devices together at 200 Mbps. Serial Bus Management provides overall configuration control of the serial bus in the form of
optimizing arbitration timing, guarantee of adequate electrical power for all devices on the bus, assignment of isochronous
channel ID, and notification of errors. There are two type of IEEE 1394 data transfer: asynchronous and isochronous.
Asynchronous transport is the traditional computer memory-mapped, load and store interface. Data requests are sent to a
specific address and an acknowledgment is returned. In addition to an architecture that scales with silicon technology, IEEE
1394 features a unique isochronous data channel interface. Isochronous data channels provide guaranteed data transport at a
pre-determined rate. This is especially important for time-critical multimedia data where just-in-time delivery eliminates the need
for costly buffering.
P
P
a
a
r
r
i
i
t
t
y
y
B
B
i
i
t
t
The parity mode uses 1 parity bit for each byte, normally it is even parity mode, that is, each time the memory data is updated,
parity bit will be adjusted to have even count "1" for each byte. When next time, if memory is read with odd number of "1", the
parity error is occurred and this is called single bit error detection.
P
P
B
B
S
S
R
R
A
A
M
M
(
(
P
P
i
i
p
p
e
e
l
l
i
i
n
n
e
e
d
d
B
B
u
u
r
r
s
s
t
t
S
S
R
R
A
A
M
M
)
)
For Socket 7 CPU, one burst data read requires four QWord (Quad-word, 4x16 = 64 bits). PBSRAM only needs one address
decoding time and automatically sends the remaining QWords to CPU according to a predefined sequence. Normally, it is
3-1-1-1, total 6 clocks, which is faster than asynchronous SRAM. PBSRAM is often used on L2 (level 2) cache of Socket 7 CPU.
Slot 1 and Socket 370 CPU do not need PBSRAM.
… 95 …

Brauchen Sie Hilfe? Stellen Sie Ihre Frage.

Forenregeln

Missbrauch melden von Frage und/oder Antwort

Libble nimmt den Missbrauch seiner Dienste sehr ernst. Wir setzen uns dafür ein, derartige Missbrauchsfälle gemäß den Gesetzen Ihres Heimatlandes zu behandeln. Wenn Sie eine Meldung übermitteln, überprüfen wir Ihre Informationen und ergreifen entsprechende Maßnahmen. Wir melden uns nur dann wieder bei Ihnen, wenn wir weitere Einzelheiten wissen müssen oder weitere Informationen für Sie haben.

Art des Missbrauchs:

Zum Beispiel antisemitische Inhalte, rassistische Inhalte oder Material, das zu einer Gewalttat führen könnte.

Beispielsweise eine Kreditkartennummer, persönliche Identifikationsnummer oder unveröffentlichte Privatadresse. Beachten Sie, dass E-Mail-Adressen und der vollständige Name nicht als private Informationen angesehen werden.

Forenregeln

Um zu sinnvolle Fragen zu kommen halten Sie sich bitte an folgende Spielregeln:

Neu registrieren

Registrieren auf E - Mails für AOpen AX4B-533N wenn:


Sie erhalten eine E-Mail, um sich für eine oder beide Optionen anzumelden.


Das Handbuch wird per E-Mail gesendet. Überprüfen Sie ihre E-Mail.

Wenn Sie innerhalb von 15 Minuten keine E-Mail mit dem Handbuch erhalten haben, kann es sein, dass Sie eine falsche E-Mail-Adresse eingegeben haben oder dass Ihr ISP eine maximale Größe eingestellt hat, um E-Mails zu erhalten, die kleiner als die Größe des Handbuchs sind.

Ihre Frage wurde zu diesem Forum hinzugefügt

Möchten Sie eine E-Mail erhalten, wenn neue Antworten und Fragen veröffentlicht werden? Geben Sie bitte Ihre Email-Adresse ein.



Info